وصف
تقوم Google بتوظيف مهندس تصميم عتاد ASIC لتطوير ملكية فكرية معقدة لشرائح ASIC بنظام على رقاقة (SoC) بدءًا من مرحلة إثبات المفهوم وصولًا إلى مرحلة الإنتاج. يشمل الدور تحديد بنية الميكرو للملكية الفكرية، والترميز والتصحيح في RTL باستخدام Verilog أو SystemVerilog، وإجراء عمليات المحاكاة، وفحص التوثيق (lint)، والتحقق من التزامن عبر المجالات (CDC)، والتحقق الرسمي، والدمج (synthesis)، وإغلاق التوقيت وإدارة الطاقة، بالإضافة إلى تفعيل شريحة ASIC (silicon bring-up). يتطلب المرشح الحصول على درجة جامعية مناسبة أو ما يعادلها من الخبرة العملية، بالإضافة إلى ما لا يقل عن أربع سنوات من الخبرة في منطق رقمي وRTL والتحقق من التصميم. يقع المنصب في تل أبيب أو حيفا، إسرائيل، وقد يتطلب مقابلات حضورية.
