وصف
تتولى هذه الوظيفة قيادة نظام فرعي معقّد ضمن ASIC، وتساهم في دورة تصميم System-on-Chip الكاملة، بما في ذلك وضع المعمارية، وتطوير RTL، والمعمارية الدقيقة، وتقسيم الكتل (Block Partitioning)، والواجهات، والتحقق (Verification)، والتوليف (Synthesis)، وإغلاق التوقيت (Timing Closure). تتطلب هذه الوظيفة الحصول على درجة بكالوريوس في هندسة الكهرباء أو خبرة عملية مكافئة، وخمس سنوات من خبرة تطوير RTL، وإتقان واجهات السرعة (Speed Interfaces) والمعمارية الدقيقة والتحقق والتوليف وإغلاق التوقيت. تشمل المؤهلات المفضلة البرمجة النصية (Scripting)، وتصميم المعالجات والذاكرة، وتقنيات خفض استهلاك الطاقة، ومنصات FPGA والمحاكاة (Emulation)، والتحقق الرسمي (Formal Verification). يقع مقر الوظيفة في حيفا أو تل أبيب، إسرائيل، وعادةً ما تتطلب مقابلات شخصية.
