وصف
تتولى هذه الوظيفة قيادة منظومة فرعية معقّدة من وحدات ASIC ضمن بنية Edge-AI ومنشآت مراكز البيانات لدى Google، مع تحديد واجهات برمجية/عتادية عالية الأداء، والميكرو-معمارية، وتقسيم الكتل، ومسارات التصميم. يتعاون الدور مع فرق البرمجيات والتحقق والتصميم الفيزيائي، ويتطلب الحصول على درجة البكالوريوس في هندسة الكهرباء أو خبرة عملية مكافئة، بالإضافة إلى ثماني سنوات من تطوير RTL باستخدام Verilog، وخبرة في واجهات السرعة والميكرو-معمارية والتحقق وتخليق المنطق وإغلاق التوقيت. تشمل المؤهلات المفضلة البرمجة النصية، ومعمارية المعالج والذاكرة، وتصميم منخفض استهلاك الطاقة، ومعرفة FPGA وSoC، والتحقق الرسمي. يقع مقر الوظيفة في تل أبيب أو حيفا في إسرائيل، وتتطلب مقابلات حضورياً.
