وصف
تقوم Altera بتوظيف مهندس تصميم منطق/DSP أول (Senior) – للأنظمة المختلطة الإشارات (Mixed Signal) في حيفا، إسرائيل، لتصميم والتحقق والتوليف وتصحيح أخطاء منطق رقمي وخوارزميات DSP لمنتجات FPGA مختلطة الإشارات. تشمل الوظيفة المعايرة (calibration)، والمعادلة التكيفية (adaptive equalization)، واستعادة الساعة والبيانات (clock and data recovery)، وتوليف RTL إلى بوابات (RTL-to-gate synthesis)، وتحقيق إغلاق التوقيت (timing closure)، وتصميم منخفض استهلاك الطاقة (low-power design)، والتحقق من الأنظمة المختلطة الإشارات (mixed-signal verification)، وتهيئة السيليكون (silicon bring-up)، والتعاون مع فرق تصميم الدارة التناظرية (analog design teams)، بالإضافة إلى الإرشاد/التوجيه للمهندسين الأصغر سنًا (mentoring junior engineers).
