وصف
توظّف proteanTecs مهندسًا لتصميم المنطق لتحديد وتنفيذ البنية الدقيقة للمنطق الرقمي الخاص بوحدات IP للمراقبة على الشريحة، باستخدام المخططات وSystemVerilog. يشمل الدور التحقق من جودة التصميم باستخدام أدوات التحليل الساكن، والتعاون مع مهندسي الدوائر والتحقق والتصميم الفيزيائي وEDA وAE، والعمل على امتداد مراحل التصميم من تحديده إلى الاعتماد النهائي. يتطلب المنصب درجة بكالوريوس أو ماجستير في الهندسة الكهربائية أو هندسة الحاسوب وخبرة لا تقل عن خمس سنوات في الواجهة الأمامية لـ VLSI؛ وتُعد معرفة Python وGit وبيئات شبيهة بـ Unix وتصميم الطاقة المنخفضة وDFT مزايا إضافية.
