Beschreibung
Apple stellt einen Design Verification Engineer ein, um neueste zellulare Baseband-Modems und RF-Link-Controller für seinen Siliziumbaustein zu verifizieren. Die Rolle konzentriert sich auf die Erstellung wiederverwendbarer UVM-Verifikationsumgebungen, coverage-gesteuerte Testpläne, das Bring-up der RTL-Simulation, die Pflege von Regressionen und das Debugging sowie die Entwicklung ML-getriebener Workflows und die Nutzung großer Sprachmodelle. Kandidaten benötigen Kenntnisse in System Verilog und UVM, Erfahrung mit System C, C/C++, Python oder Perl sowie die Fähigkeit, Designverifikationsmethoden und Automatisierungslösungen zu entwickeln.
