Beschreibung
Der DFT-Ingenieur leitet die vollständige Lösung zur digitalen Verifikationsprüfung für ein Chip-Projekt, einschließlich DFT-Spezifikationen, Verifikationsplänen, SoC-Test-Schnittstellen, DFT-Architektur, Testumgebungen, gerichteten und constrained-random Tests, Fehlerdebugging, Gate-Level-Simulation, Coverage-Abschluss sowie der Integration mit Synthesis, Timing-Abschluss, STA, Physical Design, Power- und logischer Analyse. Die Rolle arbeitet außerdem eng mit den Teams für Chip-Architektur, DV, Physical Design, Power und Test Engineering zusammen, um den Erfolg beim ersten Tapeout sicherzustellen.
