Beschreibung
Kandou sucht einen DFT-Ingenieur auf Mid-Level für eine 100%ige Anstellung mit Einsatzort in Lausanne, Schweiz, oder im Vereinigten Königreich. Die Rolle konzentriert sich auf hierarchisches MBIST und Scan-Insertion, BSD-Implementierung, ATPG-Pattern-Generierung, Coverage-Analyse, simulationsbasierte Pattern-Simulation auf Timing-Basis, Entwicklung funktionaler IJTAG-Patterns, Test- und Produktions-Debugging sowie Silicon-Debugging. Kandidaten benötigen mindestens fünf Jahre Erfahrung im DFT, Erfahrung mit IJTAG und EDA-Tools, Kenntnisse in SystemVerilog sowie einen Bachelorabschluss in einem einschlägigen ingenieurwissenschaftlichen Studiengang.
