Beschreibung
Cadence Design Systems stellt einen Lead Application Engineer: IC Packaging Design & Analysis ein, um Kunden bei der Einführung und Übernahme von Cadence-IC-Packaging-Design- und -Analyse-Lösungen zu unterstützen. Die Rolle konzentriert sich auf die Allegro X Advanced Package Designer- und Sigrity-Plattform-Tools, Chip–Package–PCB-Co-Design, Analysen auf Systemebene, Debugging, Optimierung, Kundenschulungen, technische Dokumentation sowie die Zusammenarbeit mit R&D- und Außendienstteams. Die Position ist in München, Deutschland, angesiedelt, mit der Option, an einem anderen Cadence-Standort in Europa zu arbeiten.
