Beschreibung
Astera Labs sucht einen leitenden Principal-ASIC-Designingenieur, der die Entwicklung von Ethernet- und Scale-Up-Konnektivitätsprodukten (ESUN) der nächsten Generation leitet. Zu dieser Rolle gehören die Definition und Weiterentwicklung der ASIC-Architektur, die Leitung des RTL-Designs und der Entwicklung der Mikroarchitektur sowie die Sicherstellung eines robusten, fertigungsgerechten Siliziums. Der Ingenieur wird außerdem Hardwarebeschleunigung für NIC-Funktionen, RDMA, DMA, Virtualisierung und Protokoll-Offloads konzipieren und mit Firmware- und Softwareteams zusammenarbeiten.
