Descripción
El Ingeniero de Diseño de Empaquetado liderará el diseño físico e la integración de avanzados paquetes de semiconductores en tecnologías de SoC, memoria, RF y celular. El puesto es responsable de la arquitectura de paquete, SiP y módulo desde el concepto hasta el tape-out, optimiza la estructura y la configuración, colabora con equipos multifuncionales en el desempeño SI/PI y utiliza herramientas de IA para mejorar la eficiencia, la calidad y el rendimiento del diseño. Se requiere una licenciatura, y se prefiere experiencia con Cadence Allegro o Mentor Xpedition, interfaces de alta velocidad, análisis SI/PI, procesos de fabricación y scripting de automatización.
