Descripción
El Ingeniero de Diseño de Empaques liderará el diseño físico e la integración de empaques de semiconductores avanzados en tecnologías SoC, memoria, RF y celulares. El puesto es responsable de la arquitectura del empaque, SiP y del módulo desde el concepto hasta el tape-out, optimiza la estructura y la configuración, colabora con equipos multifuncionales en el rendimiento SI/PI y utiliza herramientas de IA para mejorar la eficiencia, la calidad y el rendimiento del diseño. La posición requiere una licenciatura y al menos 10 años de experiencia relevante en la industria; se valorará especialmente la experiencia en Cadence Allegro o Mentor Xpedition, interfaces de alta velocidad, análisis SI/PI, procesos de fabricación y guionización de automatización.
