description
Altera recrute un(e) Ingénieur(e) en analyse statique des timings (STA) pour soutenir la fermeture des timings et l’analyse de conceptions FPGA avancées. Le rôle effectue une analyse setup/hold et des contraintes, débogue les violations de timing, développe des contraintes de timing, collabore avec les équipes RTL, de synthèse et de conception physique, et contribue à l’optimisation des performances, de la puissance et de la surface. Les candidat(e)s doivent justifier d’au moins six ans d’expérience en STA pour des conceptions ASIC ou FPGA, connaître les outils et processus de conception standard de l’industrie, et être titulaire d’une licence ou d’un master dans un domaine d’ingénierie pertinent. Le poste est basé à Toronto, Ontario, Canada, avec une fourchette de salaire estimée de 102 900 à 149 100 $ CA.
