תיאור
התפקיד מוביל תת־מערכת ASIC מורכבת עבור תשתיות Edge-AI ומרכזי נתונים של גוגל, ומגדיר ממשקי חומרה/תוכנה בעלי ביצועים גבוהים, מיקרו־ארכיטקטורה, חלוקת בלוקים (partitioning) וזרימות תכנון. התפקיד משתף פעולה עם צוותי תוכנה, אימות (verification) ותכנון פיזי, ונדרש לכך תואר ראשון בהנדסת חשמל או ניסיון מעשי שקול, שמונה שנות פיתוח RTL באמצעות Verilog, וניסיון בממשקי מהירות, מיקרו־ארכיטקטורה, אימות, סינתזת לוגיקה וסגירת תזמון (timing closure). כישורים מועדפים כוללים כתיבת סקריפטים, ארכיטקטורת מעבד וזיכרון, תכנון חסכוני בהספק (low-power), היכרות עם FPGA ו-SoC, ואימות פורמלי. המשרה מבוססת בתל אביב או בחיפה, ישראל, ודורשת ראיונות פרונטליים.
