תיאור
Altera מגייסת מהנדס/ת תכנון Senior ללוגיקה/DSP – Mixed Signal בחיפה, ישראל, כדי לעצב, לאמת, לבצע סינתזה ולפתור תקלות בלוגיקה דיגיטלית ובאלגוריתמי DSP עבור מוצרי FPGA במערך אותות מעורב. התפקיד כולל כיול, שוויון אדפטיבי (adaptive equalization), שחזור שעון ונתונים (clock and data recovery), סינתזת RTL-to-gate, סגירת תזמון (timing closure), תכנון בעל צריכת הספק נמוכה (low-power design), אימות מערב-אותות (mixed-signal verification), הכנסת הסיליקון לשימוש (silicon bring-up), ושיתוף פעולה עם צוותי תכנון אנלוגיים, ובנוסף חניכת מהנדסים זוטרים.
