תיאור
NVIDIA מגייסת מהנדס/ת תכנון RTL שיהיה/תהיה אחראי/ת על לוגיקת השעון בתכנוני System-On-Chip לרשתות מהדור הבא. התפקיד כולל יצירת שעונים, הפצתם, שילוב PLL ושעוני ייחוס, מיתוג באמצעות mux, מחלקים, מעבר ללא גליצ'ים, gating, סנכרון reset, תשתית למעבר בין תחומי שעון (clock-domain crossing), ומימוש עץ השעון עד לשלב tape-out. המהנדס/ת יתרגם/תתרגם מפרטי מיקרו-ארכיטקטורה ל-Verilog או SystemVerilog הניתנים לסינתזה, ישתף/תשתף פעולה עם צוותי מיקרו-ארכיטקטורה, אימות, תכנון פיזי, CAD, תוכנה ו-DFT, ויספק/תספק תמיכה באמולציה, בקושחה ובהבאה לפעולה לאחר ייצור הסיליקון. המשרה דורשת תואר B.Sc. או M.Sc. בהנדסת חשמל או בהנדסת מחשבים, לפחות שלוש שנות ניסיון רלוונטי בתכנון RTL/לוגיקה, וידע מעמיק בשעונים, reset, סינתזה, תזמון וכלים להבטחת איכות התכנון.
