説明
Renesasは、次世代の低耐圧および中耐圧シールドゲート・トレンチMOSFET技術向けのマスクレイアウトを設計・開発するマスクレイアウトエンジニアを募集しています。この職務には、Virtuosoを使用したチップレイアウト設計、Calibreによるマスク設計ルール検証、T/O手順、スケジュール調整、来歴追跡、マスク仕様の定義、スクライブおよび付属要素のレイアウト、ショットマップの文書化が含まれます。パワー半導体デバイスのマスクレイアウト設計経験が5年を超えること、製品およびプロセス技術エンジニアとのコミュニケーション能力、中級レベルの英語力と日本語力が必要です。勤務形態はハイブリッドで、週2日のリモート勤務と、火曜日および水曜日のオフィスでの協働を含みます。
