Descrição
A Synopsys está contratando um engenheiro sénior de projeto digital ASIC para definir a microarquitetura e desenvolver RTL para IP de sinais mistos e comunicação de alta velocidade, incluindo interfaces DDR e HBM, para computação de alto desempenho e infraestrutura de IA. A função abrange modelagem comportamental, restrições de síntese, análise de CDC e RDC, verificações da qualidade do código, compromissos de projeto e mentoria de engenheiros. Os candidatos precisam de um mestrado em engenharia elétrica ou engenharia informática, pelo menos 10 anos de experiência em projeto digital ASIC e profundo conhecimento de DDR, HBM ou interfaces de memória semelhantes.
