Descrição
A Cadence Design Systems está contratando um(a) estagiário(a) de Engenharia de Aplicações com foco em Verificação Digital e Simulação, especificamente VIP, em Belo Horizonte, Brasil. O(a) estagiário(a) receberá mentoria em verificação no nível RTL, fornecerá suporte técnico a clientes e ao pessoal de campo, realizará análise de causa raiz, desenvolverá e executará casos de teste, colaborará com P&D (R&D), criará notas de aplicação e usará TCL e Python para desenvolvimento de fluxo e automação. O estágio exige graduação em bacharelado em uma área relevante de engenharia ou ciência da computação, formatura em meados de 2027, habilidades sólidas de resolução de problemas e comunicação, e interesse em aprender os tópicos técnicos listados.
