Inginer pentru verificare digitală (Digital Design Verification) at 324 Altera Semiconductor Technology Romania S.R.L.

Altera angajează un FPGA Verification Engineer pentru a dezvolta și menține medii de verificare SystemVerilog/UVM pentru blocurile SerDes și PHY. Rolul implică scrierea testbenches, a modelelor de functional coverage și a aserțiunilor; rularea simulațiilor; depanarea problemelor din RTL și din testbench; și colaborarea cu echipele de design, arhitectură și analogice. Poziția este pentru un inginer aflat la început de carieră, cu 0–5 ani de experiență în digital design sau verification, o diplomă de licență relevantă și cunoștințe solide de bază în digital design. Poziția este bazată în Iași, România și este remote.