Beskrivning
MittLogik Group söker en senior ASIC-verifieringsingenjör som ska ansvara för verifieringslivscykeln för komplex 5G-, 6G- och nästa generations hårdvara. Rollen omfattar arkitektur för UVM- och SystemVerilog-testbänkar, verifiering från början till slut av SoC och IP, constrained-random- och assertionsbaserad testning, testning av inbäddad programvara i C, hårdvaruemulering och regressionssviter för kontinuerlig integration. Ingenjören kommer att samarbeta med RTL-konstruktörer, handleda juniora ingenjörer och påverka arkitekturbeslut. Kandidatexamen eller masterexamen inom ett relevant ingenjörs- eller datavetenskapligt område samt minst 10 års erfarenhet av verifiering på ASIC-/SoC- och IP-nivå krävs; erfarenhet från telekommunikations- eller halvledarbranschen är meriterande. Tjänsten erbjuder flyttstöd och visumsponsring för kompetenta personer som börjar arbeta på företaget i Sverige.
