Mô tả
Synopsys đang tuyển Kỹ sư xác minh thiết kế cấp cao tại Hà Nội để phát triển và xác thực các môi trường xác minh cho IP giao diện băng thông cao, bao gồm thiết kế số và thiết kế tín hiệu hỗn hợp. Công việc bao gồm viết các trường hợp kiểm thử, assertion và checker bằng SystemVerilog; gỡ lỗi RTL, mô phỏng cấp cổng và mô phỏng đồng thời; thúc đẩy hoàn tất độ bao phủ; và phối hợp với các nhóm thiết kế, kiến trúc và xác thực silicon. Ứng viên cần có bằng cử nhân, thạc sĩ hoặc tiến sĩ trong lĩnh vực kỹ thuật liên quan, ít nhất hai năm kinh nghiệm xác minh thiết kế và thành thạo SystemVerilog, UVM, VCS và Verdi. Vị trí này không làm việc từ xa và thuộc nhóm R&D của Synopsys Digital tại Hà Nội.
