Mô tả
Synopsys đang tìm kiếm một Kỹ sư Thiết kế RTL giàu kinh nghiệm để gia nhập đội ngũ testchip của họ tại Thành phố Hồ Chí Minh. Vai trò này bao gồm thiết kế và xác minh các test chip DDRPHY/LPDDRR/HBM bằng SystemVerilog/Verilog, phối hợp với các nhóm analog và tín hiệu hỗn hợp, tự động hóa quy trình bằng các ngôn ngữ scripting, đồng thời gỡ lỗi các sự cố phần cứng phức tạp. Ứng viên phù hợp sẽ góp phần cung cấp các IP bộ nhớ tốc độ cao và đáng tin cậy cho các nền tảng thế hệ tiếp theo, đồng thời nâng cao năng lực của đội ngũ testchip.
