Mô tả
Synopsys đang tuyển Kỹ sư Thiết kế IP Số Cấp cao Bậc Staff để phát triển IP PHY tín hiệu hỗn hợp tốc độ cao bằng SystemVerilog và Verilog. Vai trò này bao gồm đặc tả kiến trúc vi mô, thiết kế RTL đến giai đoạn tape-out, kiểm tra chất lượng thiết kế, gỡ lỗi RTL và cấp cổng, tích hợp SoC của khách hàng và hỗ trợ sau silicon, cũng như hướng dẫn chuyên môn. Vị trí yêu cầu ít nhất năm năm kinh nghiệm thiết kế ASIC RTL, thành thạo SystemVerilog và Verilog, có kinh nghiệm viết script và kỹ năng giao tiếp tốt. Vị trí làm việc tại Hà Nội, Đà Nẵng hoặc Thành phố Hồ Chí Minh.
