说明NVIDIA 正在招聘一名 ASIC-PD 工程师,负责从 RTL 冻结到流片的工作,包括综合、形式验证、约束创建、时序收敛与签核、芯片分区与布局规划、特殊模式时序收敛、ECO 创建,以及时序收敛流程自动化。该职位要求拥有电气工程或微电子学硕士学位、具备 IC 设计实现经验,并修读过电路与数字设计课程;具备 Synopsys 和 Cadence EDA 使用经验、熟练掌握 Python 或 TCL,以及英语读写能力者优先。