说明
Astera Labs 正在招聘一名首席数字设计工程师，负责为高性能连接解决方案设计架构并实现复杂的数字模块和子系统。该职位负责微架构和 RTL 设计，与验证、PD 和 DFT 团队协作，主导时序收敛和硅片启动，指导初级工程师，并推动设计投入量产。候选人需拥有电气工程学士学位或同等学历，至少 8 年在服务器、存储或网络市场开发复杂 SoC 或硅产品的实际经验，并精通数字设计、高速协议、先进 CMOS 量产以及硅片启动。
语言
- 地点
- 台北，台湾
- 级别
- staff+
- 发表
热门职位搜索
每个查询都会打开实时职位、薪资样本和市场需求 - 点击搜索即可立即运行。
- Find 首席数字设计工程师 jobs in 台北，台湾
- Find roles similar to 首席数字设计工程师 in 台北，台湾
- Find remote 首席数字设计工程师 jobs
- Find 首席数字设计工程师 jobs with RTL 编码 and 时序收敛
- Find jobs similar to 首席数字设计工程师
- Find 首席数字设计工程师 jobs posted this week
- Find Science, Technology, Engineering, and Math jobs in 台北，台湾
- Find Science, Technology, Engineering, and Math jobs with RTL 编码 and 时序收敛
从 Metaintro 获取更多信息
从全面的、市场领先的数据和实时市场信号中解锁强大的求职、个性化推荐和深刻的职业洞察。
匹配
将在招职位与你现有的证据对照。
定位
把证明项目转化为针对岗位的申请。
提升
用市场反馈保持技能计划的更新。