说明Synopsys 正在招聘一名研发工程师,负责为 ZeBu 仿真编译流程开发并优化时序感知、约束感知的多 FPGA 分区算法。该职位重点提升大型 SoC 设计的分区稳健性、可复现性和性能,减少对随机初始解的依赖,并支持 FPGA 布局布线(P&R)和运行时验证。工程师将在 Linux/Unix 环境中使用 C/C++,应用分析型和启发式分区技术,并与硬件验证和仿真团队协作。