高级物理设计工程师 at Astera Labs

Astera Labs 正在招聘一名高级物理设计工程师，负责支持面向 TSMC 3nm 及先进制程节点的下一代收发器 IP。该职位涉及模块级和顶层物理实现，包括布局规划、布局、时钟树综合（CTS）、布线、物理验证、时序收敛支持，以及 ECO/流片签核工作。工程师将与 RTL 和 STA 团队协作，负责 EM/IR 和拥塞优化，确保 DRC/LVS/ANT/ERC 签核无误，使用 ICC2、Innovus、Voltus、RedHawk 和 Calibre 等工具，并使用 Tcl、Python 或 Perl 开发自动化脚本。要求拥有工程相关领域的学士或硕士学位，并具备 5 年以上物理设计经验。