说明
NVIDIA 正在招聘一名高级掩模版图设计工程师，使用 Cadence 工具，在亚微米 CMOS 工艺中执行混合信号功能、高速数据通路和高速时钟设计的物理版图工作。该职位涉及芯片规划、自定义版图、设计规则和原理图验证，以及与混合信号设计工程师合作开展芯粒接口项目。候选人需拥有电气工程理学学士学位（BSEE）或同等学历，至少五年掩模和版图设计经验，具备 FinFET 工艺技术专长、Virtuoso 熟练使用能力，并了解 DRC 和 LVS 流程。
语言
- 工作方式
- 现场办公
- 地点
- 中国台湾新竹 · 中国台湾台北
- 职位类型
- 全日制
- 级别
- senior
- 发表
热门职位搜索
每个查询都会打开实时职位、薪资样本和市场需求 - 点击搜索即可立即运行。
- Find 高级掩模版图设计工程师 - 硬件 jobs in 中国台湾新竹
- Find roles similar to 高级掩模版图设计工程师 - 硬件 in 中国台湾新竹
- Find 高级掩模版图设计工程师 - 硬件 jobs with Cadence 工具 and FinFET 工艺技术
- Find jobs similar to 高级掩模版图设计工程师 - 硬件
- Find 高级掩模版图设计工程师 - 硬件 jobs posted this week
- Find Science, Technology, Engineering, and Math jobs in 中国台湾新竹
- Find Science, Technology, Engineering, and Math jobs with Cadence 工具 and FinFET 工艺技术
- Find remote Science, Technology, Engineering, and Math jobs
从 Metaintro 获取更多信息
从全面的、市场领先的数据和实时市场信号中解锁强大的求职、个性化推荐和深刻的职业洞察。
匹配
将在招职位与你现有的证据对照。
定位
把证明项目转化为针对岗位的申请。
提升
用市场反馈保持技能计划的更新。